20120405

1. 缺少面向实际应用的测试环境
对系统端的请求缺乏了解：访问频率 、访问地址的分部(locality)、实时性要求......
优化方向的选择尚不明确，结合实际应用来分析带宽利用率更有意义。
如果Burst length是8，是否保证第3位地址为0，而非随机给出？

2. 保证带宽利用率的同时，是否适当考虑功耗问题
precharge等高功耗操作的避免，是否要着重考虑。
Mobile SDRAM的power down特性需要支持吗？
是否需要结合实际应用，分析SDRAM的功耗情况。

3. 进入DDR3设计阶段后，选择何种PHY接口？
Altera的AFI还是Intel/ARM提出的DFI。
直接利用AFI还是深入PHY的内部。

4. 现阶段的细节问题
(1) 双向数据端口与缓冲的问题。
(2) 地址对齐问题，Burst Length为8，那是否保证低3位地址为0？
(3) SDR SDRAM阶段是否可以忽略内存模组问题？
(4) 测试环境问题。是否要用开源软核跑几个应用试一下，或者在testbench中模拟实际应用的请求？